计算机组成原理考研题？
1. 答案：D 题目中问的是CPU，那么就需要从主频和流水线两个角度考虑，在同样主频下，流水线越长处理能力越强；反之则相反。
2. 答案：B D错在“指令译码”阶段，而不是在取指阶段——D的描述是错的；A错误，执行阶段没有分支；C正确，程序计数器PC需要每读一条指令就加一；B正确，程序计数器增加后，指令读取模块才能识别出要读取的下一条指令是什么。
3. 答案：C 数据总线宽度影响并行度，对于单周期操作的影响不大，但对于双周期等的多周期操作会产生瓶颈。
4. 答案：A A选项中的加法器是算术逻辑单元（ALU）的一种实现方法，其运算结果需要进行数据的传送才能得到；而C项中的乘法器是将数据和结果一起保存在寄存器组里的，这样避免了数据的两次传送，所以速度快于A。注意，如果使用移位寄存器来实现乘法的话会消耗一些时钟周期，因此也会有一点影响。 B、D两个选项都是基于ALU的，因此不适用。
5. 答案：AC D中两个门不是或非门也不是与非门 C中四个门全为与门，且输入为1时才输出0，不满足C的条件。
6. 答案：BCD 在数据通路中，各个单元是按照顺序操作的，一旦某个单元出现阻塞或者溢出，会造成后面的所有单元无法工作而导致整个数据通路停止，所以D不正确。 输入信号只有到达锁存器时才会产生作用，但控制端的作用是在锁存器输入状态改变时将这个状态保存下来，使系统能正确地工作下去，所以输入信号对锁存器的控制是不起作用的，故选ABC。
7. 答案：AB CD均不对 CPU的存储架构包括程序状态字PSW、通用变量寄存器GPR、程序计数器PC等等。这些结构都需要放在cache里，因为当CPU要访问这些结构的时候，它不能停留在内存队列那里去等待，它会中断当前的工作，等到它回来之后继续，这样就降低了性能了。 所以CD都不对。而且，像GPR这种变量寄存器是需要经常使用的，不可能让它长时间呆在L1 Cache或L2 Cache里，那样会影响效率。一般情况都是在SLC里面。 SLC就是高速缓冲存储器高速缓存。至于什么是高速缓存，我在这里不再赘述。
8. 答案：ABE ACD都不是硬件实现的，只是软件模拟的 E是硬件实现的
9. 答案：AD AC都描述对了 BD都错了 AD中并没有指出什么时候会执行，只说了有可能，那就有可能执行完前面再执行后面。 而BD中都把执行顺序说反了， 应该是先有PC+1，再有MUL，最后又有ADD 正确的顺序是，先有PC+1，得到新的PC值并给MUL，然后MUL执行完毕将结果给了ADD，完成